PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-344757

(43)Date of publication of application: 29.11.2002

(51)Int.CI.

H04N 1/60 B41J 2/525 G06T 1/00 G06T 1/20 H04N 1/46

(21)Application number : 2001-146327

(71)Applicant : KONICA CORP

(22)Date of filing:

16.05.2001

(72)Inventor: KO HIROTETSU


(54) COLOR INTERPOLATION METHOD AND COLOR INTERPOLATION APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a color interpolation method, with which a high-speed arithmetic operation can be obtained and a color interpolation apparatus.

SOLUTION: An entire color conversion table is divided into a plurality of color conversion tables, and the tables are used in series to conduct color interpolation. Arithmetic circuits are arranged in series, so as to utilize

Arithmetic circuits are arranged in series, so as to utilize the same unit and accelerate high-speed processing by pipeline.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-344757 (P2002-344757A)

(43)公開日 平成14年11月29日(2002.11.29)


				(43)公開日	平成14年11月	29 (1 (2002, 11, 29)	
(51) Int.Cl. ⁷		識別記号	FΙ			ァーマコート*(参考)	
H04N	1/60		C06T	1/00	510	2 C 2 6 2	
B41J	2/525			1/20	C	5 B O 5 7	
G06T	1/00	5 1 0	H 0 4 N	1/40	Е	5 C O 7 7	
	1/20			1/46	2	5 C O 7 9	
H04N	1/46		B41J	3/00	E	3	
			客查請求	未請求	請求項の数 6	OL (全12頁)	
(21)出願番号	+	特顧2001-146327(P2001-146327)	(71)出顧人	000001270			
(22) 出稿日		平成13年5月16日(2001.5.16)			3.55元 曾区西新宿 1 「	日26番2号	
		1 2010 1 0 7710 11 (200100110)	(72)発明者	(72)発明者 洪 博哲			
			(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		E子市石川町29	970番地 コニカ株	
				式会社内			
			(74)代理人	100085187			
			-77	弁理士 ま	井島 藤治	(外1名)	
					最終頁に続く		
			I.				

(54) 【発明の名称】 色補間方法及び色補間装置

(57)【要約】 (修正有)

【課題】 色補間方法及び色補間装置に関し、高速演算が可能な色補間方法及び色補間装置を提供する。

【解決手段】 全体の色変換テーブルを複数の色変換テーブルに分割して持ち、それらをシリアルに用いて色補間を行なうように構成する。演算回路をシリアルにならべることにより、同じユニットが利用でき、パイプライン化による高速化ができる。



【特許請求の範囲】

【請求項1】 全体の色変換テーブルを複数の色変換テーブルに分割して持ち、それらをシリアルに用いて色補間を行なうことを特徴とする色補間方法。

【請求項2】 前記色変換テーブルは、n色入力の時に 2のn乗個に分割することを特徴とする請求項1記載の 色補間方法。

【請求項3】 前記分割された色変換テーブルが同時に 使われない組み合わせについては、パラレルに並べることを特徴とする請求項2記載の色補間方法。

【請求項4】 全体の色変換テーブルを複数の色変換テーブルに分割して持ち、2のn乗より少ない数で補間する場合、当該色変換テーブルを使用しない部分に0の重みを加えることを特徴とする請求項1記載の色補間方法。

【請求項5】 前記補間演算点数を可変できることを特徴とする請求項1又は3の何れかに記載の色補間方法。

【請求項6】 全体の色変換テーブルを複数の色変換テーブルに分割して持ち、それらをシリアルに用いて計算する部分を有することを特徴とする色補間装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は色補間方法及び色補間装置に関し、更に詳しくは高速化した色補間方法及び色補間装置に関する。色変換方法として、多次元のLUTと補間演算器による演算が知られている。米国特許第4837722号では、高速演算のために補間演算器をパラレルに並べて計算する方法が提案されている。

[0002]

【従来の技術】カラープリンタ、カラースキャナ、カラー複写機等では、光電走査によって得た色分解ディジタル画像データの色修正を行なうことが多い。上記のようなディジタル画像データの色修正は演算により行なわれる場合もあるが、予め色分解画像データの組み合わせ(例えば赤R、緑G、青Bの3原色画像データの組み合わせ(例えばイエローY、マゼンタM、シアンC、ブラックKのインキ量)を変換テーブルとして記憶させておき、修正前のデータの組み合わせをアドレス指定信号として、修正済みのデータの組み合わせ(変換出力データ)を読み出すように構成される場合もある。

【0003】前述のような変換テーブルを用いたデータ変換では、入力データの組み合わせ全てに対応する修正データの組み合わせを記憶するようにすると、膨大な記憶容量が必要となって、変換テーブルとして用いるメモリのコストアップになるので、変換出力データを適宜間引いて記憶させ、間引いた部分に相当する入力データの組み合わせに対応する修正データについては補間演算により求めることが一般に行われている。

【0004】上記のように、変換テーブルを用いたデー

夕変換を、補間演算を伴って行わせる技術としては、従来、特公昭58-16180号公報及び特開昭63-162248号公報等に開示されるようなものがある。特公昭58-16180号公報では、3次元の入力ディジタルデータが構成する3次元の空間を複数の単位立方体で分割し、該複数の立方体の頂点それぞれに対応させて変換出力データを記憶させて変換テーブルを構成する。【0005】そして、前記単位立方体を、該単位立方体の8頂点の中の4頂点からなる複数(5又は6個)の4面体に分割し、3次元の入力データに対応する点を含む4面体の4頂点それぞれにおける変換出力データを読み出し、該4個の変換出力データを補間演算することで、3次元入力データに対する最終的な変換出力データを出力するようにしている。

【0006】また、特開昭63-162248号公報には、前記立方体をそのまま用い、3次元の入力データに対応する点を含む立方体の8項点に対応して読み出される8個の変換出力データから補間演算により最終的な変換出力データを出力するようにしている。上記の特公昭58-16180号公報及び特開昭63-162248号公報等に開示されるデータ変換では、補間演算を用いることで変換テーブルに記憶させる変換出力データの数を少なくしてメモリ容量を小さく抑えると共に、非線形の変換も小さいな誤差で行なえるものであり、またハードウェアも比較的小規模ですみ、比較的高速な回路が実現できる。

[0007]

【発明が解決しようとする課題】パラレルに演算を行なう場合、全体として設計しなくてはならないため、回路が複雑になるという問題がある。また、一つのユニットを繰り返し利用できず、例えば乗算器と足し算器を別々に用いることになる。また、補間演算点数はハードウェアで固定的である。しかしながら、例えば入力データがL・a・b・では8点補間が最適であり、入力データがR、G、BやY、M、Cの場合には4点補間が最適であることが知られている。この場合、それぞれに最適な補間演算が行われないことになる。

【0008】本発明はこのような課題に鑑みてなされたものであって、高速演算が可能な色補間方法及び色補間装置を提供することを目的としている。即ち、第1にメモリの総量を最小限にして、かつ最大の計算能力を実現し、第2に同じ形式のユニットを並べることで、部品及びタイミング設計を容易にし、第3に容易に補間に必要な格子点数を変更できる仕組みを提案する。

[0009]

【課題を解決するための手段】(1)請求項1記載の発明は、全体の色変換テーブルを複数の色変換テーブルに分割して持ち、それらをシリアルに用いて色補間を行なうことを特徴とする。

【0010】このように構成すれば、演算回路をシリア

ルに並べることで、同じユニットが利用でき、かつパイ プライン化できるので高速化することができる。

(2)請求項2記載の発明は、前記色変換テーブルは、 n色入力の時に2のn乗個に分割することを特徴とす る。

【0011】このように構成すれば、補間演算の点数を 自由に設定することができる。

(3)請求項3記載の発明は、前記分割された色変換テ ーブルが同時に使われない組み合わせについては、パラ レルに並べることを特徴とする。

【0012】このように構成すれば、遅延を少なくする ことができる。

(4)請求項4記載の発明は、全体の色変換テーブルを 複数の色変換テーブルに分割して持ち、2のn乗より少 ない数で補間する場合、当該色変換テーブルを使用しな い部分に〇の重みを加えることを特徴とする。

【0013】このように構成すれば、簡単な構成でバイ パスするのと同等の効果が得られる。

(5)請求項5記載の発明は、前記補間演算点数を可変 できることを特徴とする。

【0014】このように構成すれば、入力データに応じ て最適な補間演算手段が選択できる。

(6)請求項6記載の発明は、全体の色変換テーブルを 複数の色変換テーブルに分割して持ち、それらをシリア ルに用いて計算する部分を有することを特徴とする。

【0015】このように構成すれば、演算回路をシリア ルに並べることで、同じユニットが利用でき、かつパイ プライン化できるので高速化することができる。

[0016]

【発明の実施の形態】以下に、図面を参照して本発明の 実施の形態例を詳細に説明する。図1は本発明の一実施 の形態例を示すブロック図で、3次元入力の場合を例に とっている。図において、1は入力データ24ビットを 受けて、ビットを振り分けるビット振り分け器である。 入力24ビットデータは、例えばRが8ビット、Gが8 ビット、Bが8ビットである。2はビット振り分け器1

$$p_{xyz} = p_a (1-x) + p_b (x-y) + p_c (y-z) + p_z z$$

但し、この式では格子間隔が1の場合を示している。こ こで、pa~pgは三角錐の各頂点の値を示す。図1に 示す回路は、ハードウェア的に(1)式を実現するもの である。

【0021】本来の3次元補間用LUTをN×N×N (Nは偶数)としたとき、8つに分割して、それぞれの ブロックに転送する。この分割方法は、図3に示すよう に、一つおきに並べたデータを8つの(N/2)×(N /2)×(N/2)のLUTに分割するものである。図

$$LUTn[I][J][K] = LUT[2 \cdot I + i][2 \cdot J + j][2 \cdot K$$

+k]

により設定されるサイズ1/8のLUTである。ここ で、I, J, Kは $0\sim7$ のR, G, BのTドレス、i. からの出力信号を受けて重みとアドレスを出力する係数 発生器である。該係数発生器2は、#0~#7までの8 個存在する。そして、これら係数発生器2は#0が#1 に入り、#1が#2に入るという具合に直列に接続され ている。

【0017】10は副LUTと乗算累積器を8個用いた 演算部である。3が副LUTと乗算累積器(以下単に演 算器と略す)であり、図に示すように#0~#7まで8 個直列に接続されている。#0の演算器には入力として ゼロデータが入力されている。該#0の演算器の出力は #1の演算器に入り、#1の演算器の出力は#2の演算 器に入る。以下、同様に接続され、演算出力が累積され ていくようになっている。演算部10において、4は最 終段の演算器の出力を受けて重みの総和で割算して出力 (8ビット)を得る割算器である。

【0018】図に示す演算部10は、Y, M, C毎に設 けられている。即ち、10はY系の演算部であり、20 はM系の演算部であり、30はC系の演算部である。そ して、それぞれの演算部からは、8ビットの演算出力が 得られるようになっている。Kや特色出力があれば、こ のユニットが増える。色変換しUT値は、それぞれの演 算部に共通に入力されている。この色変換LUT値は、 それぞれの演算器3毎に分割されて与えられている。ま た、各係数発生器2からは、対応する演算器3に重みと アドレスが与えられている。図に示す回路は、図示しな いタイミングクロックにより同期して動作するようにな っている。このように構成された回路の動作を説明すれ ば、以下の通りである。

【0019】図1に示す実施の形態例は、三角錐を用い た4点補間法を実現する回路である。図2は三角錐を用 いた4点補間の説明図である。立方体を三角錐で分割す ると、6個の三角錐に分割される。そして、それぞれの 条件毎に補間式を求める。例えば x ≥ y ≥ z の場合、当 該三角錐内の任意の点Pの補間値Pェスは次式で表され る。

[0020]

(1)

3において、(a)に示すLUT全体を○、□、△、×の点を一つおきにとっていき、各々の点で構成されるデ ータで分割すると、図3の(b)~(e)に示すように 分割される。図は2次元の場合を示す。3次元の場合に は8個に分割される。

【0022】このように分割されたLUTを副LUTn と呼ぶことにする。ここで、nはOから7までの数字で ある。この副LUTは、nを0から((N/2)-1) とし、その2進数をi,j,kとしたとき、

(2)

j, kは0か1の値である。(2)式は、副LUTが右 辺で表される元のLUTの(2)式に示すアドレスと対 応していることを示す。つまり、左辺の副LUTは右辺に示すLUTのアドレスで表される場所からとってくるものであることを示す。このように、本発明によれば、色変換テーブルをn色入力の時に2のn乗個に分割することで、補間演算の点数を自由に設定することができる

【0023】ここで、N=16として説明する。図1において、入力されたR, G, B値は、ビット振り分け器1で、各色上位値と下位値、及び上下判定値に分けられる。図4はビット振り分け器1の一実施の形態例を示すブロック図である。入力値は、R, G, B毎に8ビットの合計24ビットである。RはRチャネル40に入り、GはGチャネル41に入り、BはBチャネル42に入る。

【0024】例えば、Rチャネル40において、50は 8ビットのRデータを受ける上位/下位ビット振り分け 器、51は該上位/下位ビット振り分け器50の出力を 受ける上半位/下半位振り分け器である。上位/下位ビ ット振り分け器50からは3ビットの上位値(0~7) が出力され、上半位/下半位振り分け器51からは1ビ ットの上下判別値と5ビットの下位値(0~16)が出 力される。以上の構成は、他のGチャネル、Bチャネル についても同様である。Rチャネル、Gチャネル、Bチ ャネルから出力される5ビットの下位値は三角錐コード 発生器43に入り、該三角錐コード発生器43からは、 3ビットの三角錐コード(0~5)が出力される。三角 錐コードは、図2に示す三角錐に0~5までのコードを 振り、各三角錐を識別するものである。三角錐発生コー ドの組み合わせは、図5に示す通りである。例えば、B ≥R≥Gの場合の三角錐コードは"4"である。

【0025】ここで、図4において示す計算式で上位値、上下判別値、下位値が計算される。例えば、上位値は入力値/34で表され、1次下位値は入力値を34で割った余り(%34)で表され、上下判別値は入力値/17で表され、更に、最終の下位値は入力値%17で表される。そして、3色の最終の下位値を用いて補間演算に使用される三角錐(4点の組み合わせ)の位置を決定するコードを三角錐コード発生器43から出力する。ここで出力されたデータは、各演算と同期して次の係数発生器2(#0)に転送される。

【0026】図6は係数発生器の一実施の形態例を示すブロック図である。係数発生器2は副LUTnに対するアドレスと補間演算用重み係数を出力して副LUTnと乗算器のブロック(演算器)3に送る。ビット振り分け器1からのR、G、B毎の上位値($0\sim7$)は加算器61に入り、下位値($0\sim16$)と、上下判別ビット($0\sim1$)はアドレス発生/重み発生器60に入る。アドレス発生/重み発生器60には、LUT ID[$0\sim7$]も入っている。このLUT IDは図1に示す位置データと同じものである。

【0027】アドレス発生/重み発生器60からは、R、G、B毎の増分アドレスと重み係数が発生される。ここで、増分アドレスは、LUTのアドレスを指定する時に、最も小さい値を基底にして必要な軸に+1するものである。例えば、2次元で示すと(3,4)が基底アドレスだとすると、(4,4)、(4,5)のように、+0又は+1を行なう。これにより、三角錐の位置を決めるものである。ここで、三角錐の位置を決めるとは、LUTの格子のいずれを用いるか(格子のいずれかの点で構成される三角錐を用いるか)を決定することである。

【0028】R, G, B毎の上位値(0~7)と増分アドレス(0~1)は加算器61に入り、該加算器61からはRアドレス(0~7)が発生される。この構成は、残りのGチャネル、Bチャネルについても同様である。Rチャネル、Gチャネル、Bチャネルからは、それぞれのアドレスが発生して演算器3に入り、また重み係数(0~17)が発生して演算器3に入る。一方、上位値、下位値、上下判別ビット、三角錐コードは、次の係数発生器2に入る。

【0029】図7は係数発生器中のアドレス/重み発生器60の一実施の形態例を示すブロック図である。R、G、B毎の下位値(0~16)は、差分計算部70に入る。該差分計算部70は、R、G、B各下位値と差分計算指示器71からの4ビット出力を受けて、重み係数(0~17)を発生する。差分計算指示器71は、図8に示すようなテーブルを持っている。そして、LUTコード毎に三角錐コードに対応した重みが割り振られている。

【0030】LUTコードは、000、001、01 0、011、100、101、110、111に区分さ れ、それぞれの三角錐毎に重みが与えられている。各三 角錐毎に、重みは4個与えられている。例えば、三角錐 コード "3" の場合は、LUTコード000が2、01 0が7、110が8、111が12である。そして、各 三角錐毎に4個の重みが与えられている。各三角錐毎に 4個の重みがあり、残りが0であるのは、(1)式が4 個の乗算項からなっているのと対応している。つまり、 図1の演算器3は8個存在するが、実際に演算を行なっ ているのは4個であることを示している。このように、 本発明によれば、全体の色変換テーブルを複数の色変換 テーブルに分割して持ち、2のn乗より少ない数で補間 する場合、当該色変換テーブルを使用しない部分に〇の 重みを加えることで、簡単な構成でバイパスするのと同 等の効果が得られる。

【0031】図7において、72は排他的論理和回路であり、LUTID(0~7)とR、G、Bそれぞれの上下判別ビットを受けて3ビットのLUTコードを出力し、差分計算指示器71に与える。差分計算指示器71は、3ビットのLUTコードと三角錐コードを受けて、図8

に示す4ビットの重みデータを出力し、差分計算部70 に与える。

【0032】該差分計算部70は、R、G、B毎の下位値と、差分計算指示器71からの4ビットの重みデータを受けて、図9に示すような差分計算を行ない、重み係数(0 \sim 17)を出力する。アンド(AND)回路73は、R、G、B毎の上下判別ビットと、排他的論理和回路72からの3ビット出力を受けて、R、G、B毎の増分アドレス(0 \sim 1)を出力する。

【0033】上述したように、係数発生器2は、図6に示したように、副LUTnに対するアドレスと補間演算用重み係数を出力して、副LUTnと乗算累積器のブロック(演算器)3に送る。アドレス発生/重み発生器60は、ビット操作及び図8、図9に示す処理を行なう。これにより、重み係数及び副LUTnに対する増分アドレスを計算する。

【0034】本発明では、元のLUTを複数の副LUTに分割しているため、例えば上下判定値が0の方向では増分は発生せず、上下判定値が1の場合、選択するLUTの種類が変更され、更に増分アドレスが1となる。各色増分アドレスは、各色上位値と加算される。ただし、上限の制限がついている。この場合、副LUTの最大アドレスの7を超えないようにする(図6参照)。

【0035】副LUTnと乗算累積器(演算器)3では、前段のデータを受け取り、副LUTnに対するアドレスにより出力されたLUTデータと重みを乗算した上、累積して次段に送り出す。この場合、初段の演算器3には、0データが与えられる。当該副LUTnに対して重みが発生しない場合(使用しない場合)は、重み0が与えられる。この場合、0との乗算を行なう代わりにセレクタを用いて当該段はバイパスするようにしてもよい。

【0036】図10は副LUTnと乗算器(演算器)3 の一実施の形態例を示すブロック図である。図におい て、80はアドレス(3×3ビット)て色変換LUT値 を受けて入力アドレスに対応するデータを出力する副し UTnである。該副LUTnは8ビットのデータを出力 する。81は、係数発生器2からの重み係数(5ビッ ト)と副LUTn80からの出力データを受けて乗算を 行なう乗算器である。該乗算器81からは、13ビット のデータが出力される。82は、前段の演算器3からの データ(8+5ビット)と乗算器81の出力(13ビッ ト)とを加算する加算器である。該加算器82の出力 (13ビット)が当該段の演算器3の出力となる。ここ で、副LUTnの出力と、乗算器81の出力と、加算器 82の出力はラッチ構成となっており、同期クロックで データが左から右にシフトするようになっており、高速 動作が可能となっていれる。このように構成された回路 の動作を説明すれば、以下の通りである。

【0037】係数発生器2から重み係数(5ビット)と

アドレス(3×3)ビットが演算器3に入力される。この内、アドレスは副LUTnに入って、該副LUTnからは8ビットの変換データが出力される。乗算器81は、この副LUTnの出力と重み係数(5ビット)を乗算する。この乗算結果は、続く加算器82で前段からのデータと加算され、その出力(8+5ビット)は後段の演算器3に入るようになっている。

【0038】この演算処理を8段行なうことで、重み係数の総和と最終的な値との乗算値が算出される。この乗算値は、割算器4(図1参照)で重み係数の総和で割り算されて最終的な出力となる。割算器4は、ロジックで作成しても、LUT化してもよい。16×16×16の格子点で4点補間の場合、重みの総和は17になる。このように、本発明によれば、演算回路をシリアルに並べることで、同じユニットが利用でき、かつパイプライン化できるので高速化することができる。

【0039】上述したような処理を行なう時に、各ブロック、更には各ブロックの内部を数段に分割してパイプライン化することにより、高速なスループットが実現できる。例えば、図10に示すようにラッチを設けてパイプラインの幅を狭くすることにより高速化される。但し、この場合は最初の計算値の出力まで遅延が発生する。各ブロック毎にパイプライン化した場合、少なくとも8クロック、内部を更に数段に分割した場合は、その段数を乗算したクロック数だけ遅延する。何れの場合も、最初にデータが出力されるまでの遅延時間は、段数により変化するが、一旦出力された後は、連続して出力されるので、スループットには差は生じない。

【0040】上述の実施の形態例では、補間演算点数を 8個設けた場合を示したが、本発明はこれに限るもので はなく、補間演算点数を可変することができる。これに より、入力データに応じて最適な補間演算手段が選択で きる。

【0041】図11は本発明の他の実施の形態例を示すブロック図である。図1と同一のものは、同一の符号を付して示す。図において、1は入力データ(R, G, B 各8ビットで合計24ビット)を受けてビット振り分けを行なうビット振り分け器、2は入力データを受けて重みとアドレスを発生する係数発生器で、#0~#7まで8個存在する。#0の係数発生器2には位置データ(0)とビット振り分け器1の出力が入り、#1の係数発生器2には、位置データ(1)と#0の係数発生器2

発生器2には、位置データ(1)と#0の係数発生器2の出力が入り、#2の係数発生器2には、位置データ(2)と#0の係数発生器2の出力が入り、#3の係数発生器2には、位置データ(4)と#0の係数発生器2

の出力が入り、#4の係数発生器2には、位置データ (3)と#3の係数発生器2の出力が入り、#5の係数 発生器2には、位置データ(5)と#3の係数発生器2

の出力が入り、#6の係数発生器2には、位置データ (6)と#2の係数発生器2の出力が入り、#7の係数 発生器 2 には位置データ (7) と#6 の係数発生器 2 の 出力が入っている。

【0042】101は副LUTと乗算累積器(演算器)で、#0と#1の2個存在する。#0の演算器101は副LUT0と乗算累積器で構成され、#1の演算器101は副LUT7と乗算累積器で構成される。そして、#0の演算器101には#0の係数発生器2からの重み係数とアドレスが入力され、ゼロデータが入力される。#1の演算器101には、#7の係数発生器2からの重み係数とアドレスが入力され、#1の加算器103の出力が入力される。

【0043】102は副LUTと乗算器とで構成される演算器であり、#0~#5まで6個存在する。#0の演算器102は副LUT1と乗算器とで構成され、#1の演算器102は副LUT2と乗算器とで構成され、#2の演算器102は副LUT3と乗算器とで構成され、#3の演算器102は副LUT5と乗算器とで構成され、#4の演算器102は副LUT5と乗算器とで構成され、#5の演算器102は副LUT6と乗算器とで構成され、#5の演算器102は副LUT6と乗算器とで構成され、#5の演算器102は副LUT6と乗算器とで構成される。

【0044】103は加算器であり、#0と#1の2個存在する。#0の加算器103には#0の演算器101の出力と、#1の演算器102の出力と、#1の演算器 0出力と、#2の乗算器102の出力が入っている。#1の加算器103には、#0の加算器103の出力と、#3の演算器102の出力と、#4の演算器102の出力と、#5の演算器102の出力が入っている。そして、#1の加算器103の出力は、#1の演算器101に入り、該#1の演算器101に入り、該#1の演算器101に入り、該#1の演算器101に入り、該#1の演算器10元の出力は制算器4に入っている。そして、該割算器4で、累積値が重み係数の総和で割り算され、8ビットのデータとして出力される。これら演算器と加算器と割算器とで演算部100を構成している。このような構成の演算部は、色毎に n 個存在する。

【0045】図1に示す演算器の並べ方では、最低8個のパイプライン分だけ遅延するが、図11のような演算器の配列にすると、遅延を半分にすることができる。図1に示す各ブロックの副LUTnで、同時に発生しない組み合わせがあるため、それらをパラレルにまとめる。副LUT0と副LUT7はどの三角錐の場合にも用いられるが、副LUT1,2,4及び副LUT3,5,6の組み合わせ内では同時に使用されることがない。

【0046】このようなグループでは、図11に示すように各ブロック内の累積器を省略して、図のように4入力の加算器103を用いることができる。この場合、3種類の入力は全て加算される。この計算は、加算器ではなくオア(OR)をとっても構わない。値を発生するのは1つだけであるためである。その他には、セレクタを用いることも可能である。

【0047】この実施の形態例によれば、遅延を少なく

することができる。図1に示す実施の形態例では、8種類の色変換LUTに対してアクセスするりことができるため、この重みをコントロールすることで、補間方法を容易に変更することができる。これを用いて、第1の実施の形態例の4点補間と8点補間を切り替え可能にすることができる。

【0048】8点で補間する方法としては、特開平8-114870号公報(多次元補間方法及び装置)があるが、その手法を用いると重み係数が単純化され、好都合である。但し、重みの総和が4倍になるので、計算のビット幅はこれに合わせて増やす必要がある。更に、最終段での割算器の分母パラメータも可変にする。後述のビットシフトを用いる場合には、ビットシフト量を変更する。入力がR, G, B又はY, M, Cの場合には、4点補間を用いてL*a*b*では、8点補間を用いるとよい。このようにすることで、入力のグレー付近が正確に補間される。

【0049】ここで、テーブル出力を、予め(2のn乗÷データ格子間隔)倍することで、補間値をビットシフトにより得るようにすることができる。例えば、出力を9ビットにして、最大値を480(255×32/17倍)にすると、5ビットシフトすればよく、大規模になりがちな割算器を省略することができる。但し、LUTの容量が増える。また、最大値を240(255×16/17倍)にした場合、4ビットシフトになるが、計算精度が若干低下する。

【0050】この方法をソフトウェアでも実現することができる。一つのMPUでは効果がないが、複数のMPUがある場合、それ毎に各ステップの計算を行なうようにすることで、この構成の色補間演算を効果的に行なうことができる。例えば、ネットワーク上に接続されたコンピュータでリレーしながら計算することもできる。4次元の場合には、16個の演算器を並べることで、同様の処理が可能で、N次元の場合には、2のN乗のユニットを並べることで実現することができる。

[0051]

【発明の効果】以上、詳細に説明したように、本発明に よれば、以下のような効果が生じる。

(1)請求項1記載の発明によれば、演算回路をシリアルに並べることで、同じユニットが利用でき、かつパイプライン化できるので高速化することができる。

【0052】(2)請求項2記載の発明によれば、前記 色変換テーブルは、n色入力の時に2のn乗個に分割す ることにより、補間演算の点数を自由に設定することが できる。

【0053】(3)請求項3記載の発明によれば、前記分割された色変換テーブルが同時に使われない組み合わせについては、パラレルに並べることで、遅延を少なくすることができる。

【0054】(4)請求項4記載の発明によれば、全体

の色変換テーブルを複数の色変換テーブルに分割して持ち、2のn乗より少ない数で補間する場合、当該色変換テーブルを使用しない部分に0の重みを加えることで、簡単な構成でバイパスするのと同等の効果が得られる。

【0055】(5)請求項5記載の発明によれば、前記補間演算点数を可変することで、入力データに応じて最適な補間演算手段が選択できる。

(6)請求項6記載の発明によれば、演算回路をシリアルに並べることで、同じユニットが利用でき、かつパイプライン化できるので高速化することができる。

【0056】このように、本発明によれば、高速演算が可能な色補間方法及び色補間装置を提供することができる。即ち、第1にメモリの総量を最小限にして、かつ最大の計算能力を実現し、第2に同じ形式のユニットを並べることで、部品及びタイミング設計を容易にし、第3に容易に補間に必要な格子点数を変更することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態例を示すブロック図である。

【図2】三角錐を用いた4点補間の説明図である。

【図3】LUTの分割の説明図である。

【図4】ビット振り分け器の一実施の形態例を示すブロック図である。

【図5】三角錐コードの説明図である。

【図6】係数発生器の一実施の形態例を示すブロック図 である。

【図7】アドレス/重み発生器の一実施の形態例を示す ブロック図である。

【図8】差分計算指示器の内容を示す図である。

【図9】差分計算指示器の内容を示す図である。


【図10】副LUTと乗算器の一実施の形態例を示すブロック図である。

【図11】本発明の他の実施の形態例を示すブロック図である。

【符号の説明】


- 1 ビット振り分け器
- 2 係数発生器
- 3 副LUTと乗算累積器
- 4 割算器

10、20、30 演算部




[31]






【図4】 【図6】 【図6】 ビット振り分け器の一実施の形態例を示すプロック図 体教発生器の一実施の形態例を示すプログラム




【図7】 【図10】


アドレス発生/ゴみ発生器の一実施の形態例を示すブロック図



謝LUTと垂算器の一実施の形態例を示すプロック図



【図11】 本発明の他の実施の形態例を示すプロック図



フロントページの続き

Fターム(参考) 2C262 AB19 BA01 BC01 BC05 GA25

5B057 AA11 AA20 CA01 CA08 CA12

CA16 CB01 CB08 CB12 CB16

CC01 CE17 CH05 CH07 CH09

5C077 LL18 MP08 NN02 PP32 PP37

PQ13 PQ23 RR06 TT02

5C079 HB01 LB02 MA04 MA12 NA03

NA11 PA03